哪些電子產品開發應特別注意電磁干擾問題

部分電(dian)(dian)子(zi)產(chan)品對電(dian)(dian)磁干擾須(xu)有(you)(you)嚴(yan)格控制要(yao)求，因此在設(she)計開發(fa)這(zhe)類電(dian)(dian)子(zi)產(chan)品是得有(you)(you)充足考慮(lv)，這(zhe)類電(dian)(dian)子(zi)產(chan)品主要(yao)有(you)(you)：微控制器(qi)時(shi)鐘頻率(lv)特(te)別(bie)高(gao)，總線周期特(te)別(bie)快的系(xi)統(tong)(tong)；系(xi)統(tong)(tong)含有(you)(you)大(da)功(gong)率(lv)，大(da)電(dian)(dian)流(liu)驅動電(dian)(dian)路(lu)，如產(chan)生火(huo)花的繼電(dian)(dian)器(qi)，大(da)電(dian)(dian)流(liu)開關等(deng)；含微弱(ruo)模擬信號電(dian)(dian)路(lu)以及高(gao)精度(du)A/D變換電(dian)(dian)路(lu)的系(xi)統(tong)(tong)。

增強電子產品抗電磁干擾能力的措施有哪些？

選用頻率低的微控制器

選用外時(shi)鐘(zhong)頻(pin)率低的(de)(de)微控制器可以(yi)有效降低噪(zao)聲(sheng)(sheng)和提高(gao)系統的(de)(de)抗干擾能力。同(tong)樣(yang)頻(pin)率的(de)(de)方(fang)波和正(zheng)弦波，方(fang)波中的(de)(de)高(gao)頻(pin)成份(fen)比(bi)正(zheng)弦波多(duo)得(de)多(duo)。雖(sui)然方(fang)波的(de)(de)高(gao)頻(pin)成份(fen)的(de)(de)波的(de)(de)幅度，比(bi)基(ji)波小，但頻(pin)率越高(gao)越容易發射出成為(wei)噪(zao)聲(sheng)(sheng)源，微控制器產生的(de)(de)最(zui)有影響(xiang)的(de)(de)高(gao)頻(pin)噪(zao)聲(sheng)(sheng)大(da)約(yue)是時(shi)鐘(zhong)頻(pin)率的(de)(de)3倍。

減小信號傳輸中的畸變

微控制器(qi)主要采用(yong)高速(su)CMOS技術制造。信號(hao)輸(shu)入(ru)端靜態輸(shu)入(ru)電流在1mA左右，輸(shu)入(ru)電容10PF左右，輸(shu)入(ru)阻抗(kang)相(xiang)當(dang)高，高速(su)CMOS電路的(de)(de)輸(shu)出(chu)端都有相(xiang)當(dang)的(de)(de)帶(dai)載能力，即相(xiang)當(dang)大的(de)(de)輸(shu)出(chu)值，將(jiang)一個門的(de)(de)輸(shu)出(chu)端通過一段很長(chang)線(xian)(xian)引(yin)到輸(shu)入(ru)阻抗(kang)相(xiang)當(dang)高的(de)(de)輸(shu)入(ru)端，反射(she)問題就很嚴重(zhong)，它會引(yin)起信號(hao)畸變，增加系統噪聲。當(dang)Tpd＞Tr時，就成了一個傳輸(shu)線(xian)(xian)問題，必須(xu)考慮信號(hao)反射(she)，阻抗(kang)匹配等問題。

信(xin)(xin)號在(zai)印制(zhi)(zhi)板上的(de)(de)延(yan)遲(chi)時間(jian)與引(yin)線的(de)(de)特性(xing)阻抗(kang)有關，即(ji)與印制(zhi)(zhi)線路板材料的(de)(de)介電(dian)(dian)常數(shu)有關。可以粗略地認為，信(xin)(xin)號在(zai)印制(zhi)(zhi)板引(yin)線的(de)(de)傳(chuan)輸速度，約為光(guang)速的(de)(de)1/3到(dao)1/2之(zhi)間(jian)。微(wei)控制(zhi)(zhi)器構(gou)成的(de)(de)系統(tong)中常用邏輯(ji)電(dian)(dian)話元件的(de)(de)Tr（標準延(yan)遲(chi)時間(jian)）為3到(dao)18ns之(zhi)間(jian)。

在(zai)印(yin)制線(xian)路板(ban)上(shang)，信號(hao)通過一個(ge)7W的(de)電(dian)阻(zu)和一段25cm長的(de)引線(xian)，線(xian)上(shang)延遲時間大(da)致(zhi)在(zai)4~20ns之間。也就是說，信號(hao)在(zai)印(yin)刷線(xian)路上(shang)的(de)引線(xian)越(yue)短越(yue)好，最長不宜超過25cm。而且過孔數目也應盡量少，最好不多于2個(ge)。

當信(xin)號的(de)(de)上(shang)升(sheng)時間快于信(xin)號延遲(chi)時間，就(jiu)要(yao)(yao)按照快電子學處理。此(ci)時要(yao)(yao)考慮傳(chuan)輸線(xian)(xian)的(de)(de)阻抗(kang)匹(pi)配，對于一(yi)塊印(yin)刷線(xian)(xian)路(lu)板上(shang)的(de)(de)集成塊之間的(de)(de)信(xin)號傳(chuan)輸，要(yao)(yao)避免出現Td＞Trd的(de)(de)情況，印(yin)刷線(xian)(xian)路(lu)板越大系統的(de)(de)速度就(jiu)越不能太(tai)快。

減小信號線間的交叉干擾

A點(dian)(dian)一個上(shang)升時(shi)間(jian)為(wei)Tr的(de)階躍信(xin)(xin)號(hao)(hao)通過引線(xian)(xian)AB傳向(xiang)B端。信(xin)(xin)號(hao)(hao)在AB線(xian)(xian)上(shang)的(de)延遲(chi)時(shi)間(jian)是Td。在D點(dian)(dian)，由于(yu)A點(dian)(dian)信(xin)(xin)號(hao)(hao)的(de)向(xiang)前傳輸，到達B點(dian)(dian)后的(de)信(xin)(xin)號(hao)(hao)反射(she)(she)和(he)AB線(xian)(xian)的(de)延遲(chi)，Td時(shi)間(jian)以后會(hui)(hui)感(gan)應出(chu)(chu)一個寬度(du)為(wei)Tr的(de)頁(ye)脈沖信(xin)(xin)號(hao)(hao)。在C點(dian)(dian)，由于(yu)AB上(shang)信(xin)(xin)號(hao)(hao)的(de)傳輸與(yu)反射(she)(she)，會(hui)(hui)感(gan)應出(chu)(chu)一個寬度(du)為(wei)信(xin)(xin)號(hao)(hao)在AB線(xian)(xian)上(shang)的(de)延遲(chi)時(shi)間(jian)的(de)兩倍(bei)，即2Td的(de)正(zheng)脈沖信(xin)(xin)號(hao)(hao)。這就是信(xin)(xin)號(hao)(hao)間(jian)的(de)交叉干(gan)(gan)擾。干(gan)(gan)擾信(xin)(xin)號(hao)(hao)的(de)強度(du)與(yu)C點(dian)(dian)信(xin)(xin)號(hao)(hao)的(de)di/at有關(guan)，與(yu)線(xian)(xian)間(jian)距離有關(guan)。當兩信(xin)(xin)號(hao)(hao)線(xian)(xian)不是很(hen)長(chang)時(shi)，AB上(shang)看到的(de)實際是兩個脈沖的(de)迭加。

CMOS工藝制(zhi)(zhi)造的(de)微控(kong)制(zhi)(zhi)由(you)輸入(ru)阻(zu)抗(kang)高(gao)，噪聲高(gao)，噪聲容限也很高(gao)，數(shu)字(zi)電路(lu)是(shi)迭加(jia)100~200mv噪聲并(bing)不影響其(qi)工作。若(ruo)(ruo)圖中AB線(xian)(xian)(xian)是(shi)一模(mo)擬信號(hao)(hao)，這種干(gan)擾(rao)就變(bian)為(wei)不能容忍。如(ru)印刷線(xian)(xian)(xian)路(lu)板(ban)為(wei)四(si)層(ceng)(ceng)板(ban)，其(qi)中有一層(ceng)(ceng)是(shi)大(da)(da)面(mian)積(ji)(ji)的(de)地(di)(di)，或雙面(mian)板(ban)，信號(hao)(hao)線(xian)(xian)(xian)的(de)反面(mian)是(shi)大(da)(da)面(mian)積(ji)(ji)的(de)地(di)(di)時，這種信號(hao)(hao)間的(de)交叉干(gan)擾(rao)就會變(bian)小(xiao)。原(yuan)因是(shi)，大(da)(da)面(mian)積(ji)(ji)的(de)地(di)(di)減(jian)小(xiao)了信號(hao)(hao)線(xian)(xian)(xian)的(de)特(te)性阻(zu)抗(kang)，信號(hao)(hao)在D端的(de)反射大(da)(da)為(wei)減(jian)小(xiao)。特(te)性阻(zu)抗(kang)與(yu)(yu)信號(hao)(hao)線(xian)(xian)(xian)到(dao)(dao)地(di)(di)間的(de)介(jie)質(zhi)的(de)介(jie)電常數(shu)的(de)平方成(cheng)反比，與(yu)(yu)介(jie)質(zhi)厚(hou)度的(de)自然對數(shu)成(cheng)正比。若(ruo)(ruo)AB線(xian)(xian)(xian)為(wei)一模(mo)擬信號(hao)(hao)，要避免(mian)數(shu)字(zi)電路(lu)信號(hao)(hao)線(xian)(xian)(xian)CD對AB的(de)干(gan)擾(rao)，AB線(xian)(xian)(xian)下方要有大(da)(da)面(mian)積(ji)(ji)的(de)地(di)(di)，AB線(xian)(xian)(xian)到(dao)(dao)CD線(xian)(xian)(xian)的(de)距(ju)(ju)離(li)要大(da)(da)于AB線(xian)(xian)(xian)與(yu)(yu)地(di)(di)距(ju)(ju)離(li)的(de)2~3倍。可用局部屏蔽地(di)(di)，在有引結(jie)的(de)一面(mian)引線(xian)(xian)(xian)左(zuo)右兩側(ce)布以地(di)(di)線(xian)(xian)(xian)。

減小來自電源的噪聲

電(dian)(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)在向系統提供能源(yuan)(yuan)的(de)同時，也將其(qi)噪(zao)聲加到所(suo)供電(dian)(dian)(dian)(dian)(dian)(dian)的(de)電(dian)(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)上(shang)。電(dian)(dian)(dian)(dian)(dian)(dian)路中微(wei)控(kong)制(zhi)器的(de)復位(wei)線，中斷(duan)線，以及其(qi)它一些控(kong)制(zhi)線最(zui)容易受外界噪(zao)聲的(de)干擾。電(dian)(dian)(dian)(dian)(dian)(dian)網上(shang)的(de)強(qiang)干擾通過電(dian)(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)進入電(dian)(dian)(dian)(dian)(dian)(dian)路，即(ji)使電(dian)(dian)(dian)(dian)(dian)(dian)池(chi)供電(dian)(dian)(dian)(dian)(dian)(dian)的(de)系統，電(dian)(dian)(dian)(dian)(dian)(dian)池(chi)本(ben)身也有高頻噪(zao)聲。模(mo)擬(ni)(ni)電(dian)(dian)(dian)(dian)(dian)(dian)路中的(de)模(mo)擬(ni)(ni)信號更經受不住(zhu)來自電(dian)(dian)(dian)(dian)(dian)(dian)源(yuan)(yuan)的(de)干擾。

注意印刷線板與元器件的高頻特性

在高(gao)頻(pin)情況下，印刷線(xian)路板(ban)上的(de)(de)(de)引線(xian)，過孔，電(dian)阻、電(dian)容(rong)、接(jie)插件(jian)的(de)(de)(de)分(fen)布電(dian)感與電(dian)容(rong)等不可(ke)忽略(lve)。電(dian)容(rong)的(de)(de)(de)分(fen)布電(dian)感不可(ke)忽略(lve)，電(dian)感的(de)(de)(de)分(fen)布電(dian)容(rong)不可(ke)忽略(lve)。電(dian)阻產生(sheng)對高(gao)頻(pin)信號的(de)(de)(de)反射(she)，引線(xian)的(de)(de)(de)分(fen)布電(dian)容(rong)會起作用(yong)，當長度大于噪聲頻(pin)率(lv)相應波長的(de)(de)(de)1/20時，就產生(sheng)天線(xian)效應，噪聲通過引線(xian)向外發射(she)。

印刷線路板的(de)過孔大約引起0.6pf的(de)電(dian)容。

一個集成電路(lu)本(ben)身的封裝材料引(yin)入2~6pf電容。

一個線路(lu)(lu)板上的接插(cha)件，有520nH的分(fen)布(bu)電(dian)感。一個雙列直扦的24引(yin)腳集(ji)成(cheng)電(dian)路(lu)(lu)扦座，引(yin)入(ru)4~18nH的分(fen)布(bu)電(dian)感。

這些小(xiao)的(de)分布參數對于這行較(jiao)低頻率下的(de)微(wei)控制器(qi)系統中(zhong)是可以忽略不計的(de)；而對于高速(su)系統必須予以特別(bie)注意。

元件布置要合理分區

元件(jian)在(zai)印刷線路板上排列的(de)位置(zhi)要(yao)充分(fen)(fen)(fen)考(kao)慮(lv)抗電(dian)磁干擾問題，原則之一是各部件(jian)之間的(de)引線要(yao)盡量短(duan)。在(zai)布局上，要(yao)把模(mo)擬信號(hao)部分(fen)(fen)(fen)，高速數字電(dian)路部分(fen)(fen)(fen)，噪聲源部分(fen)(fen)(fen)（如繼電(dian)器，大電(dian)流開關等）這三(san)部分(fen)(fen)(fen)合理地分(fen)(fen)(fen)開，使(shi)相互間的(de)信號(hao)耦合為最小(xiao)。

處理好接地線

印刷電(dian)路板上，電(dian)源(yuan)線(xian)和地線(xian)最(zui)(zui)重(zhong)要(yao)。克服(fu)電(dian)磁(ci)干擾，最(zui)(zui)主要(yao)的手段就是接地。

對于雙面板(ban)，地(di)(di)線布(bu)(bu)置(zhi)特(te)別講究，通過采用單點(dian)接(jie)地(di)(di)法，電(dian)源(yuan)和(he)地(di)(di)是(shi)從電(dian)源(yuan)的兩端接(jie)到(dao)印刷線路(lu)板(ban)上(shang)來的，電(dian)源(yuan)一個接(jie)點(dian)，地(di)(di)一個接(jie)點(dian)。印刷線路(lu)板(ban)上(shang)，要(yao)有多個返回(hui)地(di)(di)線，這些(xie)都會(hui)聚到(dao)回(hui)電(dian)源(yuan)的那個接(jie)點(dian)上(shang)，就是(shi)所(suo)謂單點(dian)接(jie)地(di)(di)。所(suo)謂模擬地(di)(di)、數字(zi)地(di)(di)、大功率器件地(di)(di)開分，是(shi)指布(bu)(bu)線分開，而最后都匯集到(dao)這個接(jie)地(di)(di)點(dian)上(shang)來。與(yu)印刷線路(lu)板(ban)以外的信(xin)號相連(lian)時，通常(chang)采用屏蔽電(dian)纜。對于高頻和(he)數字(zi)信(xin)號，屏蔽電(dian)纜兩端都接(jie)地(di)(di)。低頻模擬信(xin)號用的屏蔽電(dian)纜，一端接(jie)地(di)(di)為好。

對噪聲和干(gan)擾非(fei)常敏感的(de)電(dian)路(lu)或高頻噪聲特(te)別嚴重的(de)電(dian)路(lu)應該用金屬罩(zhao)屏(ping)蔽起(qi)來。

用好去耦電容。

好的(de)(de)(de)(de)(de)高(gao)頻去(qu)耦(ou)電(dian)(dian)(dian)(dian)容(rong)(rong)可(ke)以(yi)去(qu)除高(gao)到(dao)1GHZ的(de)(de)(de)(de)(de)高(gao)頻成份。陶(tao)瓷(ci)片(pian)電(dian)(dian)(dian)(dian)容(rong)(rong)或多層陶(tao)瓷(ci)電(dian)(dian)(dian)(dian)容(rong)(rong)的(de)(de)(de)(de)(de)高(gao)頻特性較好。設計印刷線(xian)路(lu)板時，每(mei)個集成電(dian)(dian)(dian)(dian)路(lu)的(de)(de)(de)(de)(de)電(dian)(dian)(dian)(dian)源，地之間都要加一個去(qu)耦(ou)電(dian)(dian)(dian)(dian)容(rong)(rong)。去(qu)耦(ou)電(dian)(dian)(dian)(dian)容(rong)(rong)有兩個作(zuo)用：一方(fang)面(mian)(mian)是(shi)(shi)本集成電(dian)(dian)(dian)(dian)路(lu)的(de)(de)(de)(de)(de)蓄(xu)能電(dian)(dian)(dian)(dian)容(rong)(rong)，提供和吸(xi)收該(gai)集成電(dian)(dian)(dian)(dian)路(lu)開(kai)門關門瞬間的(de)(de)(de)(de)(de)充(chong)放電(dian)(dian)(dian)(dian)能；另一方(fang)面(mian)(mian)旁路(lu)掉該(gai)器件的(de)(de)(de)(de)(de)高(gao)頻噪(zao)聲(sheng)。數字(zi)電(dian)(dian)(dian)(dian)路(lu)中(zhong)典型的(de)(de)(de)(de)(de)去(qu)耦(ou)電(dian)(dian)(dian)(dian)容(rong)(rong)為0.1uf的(de)(de)(de)(de)(de)去(qu)耦(ou)電(dian)(dian)(dian)(dian)容(rong)(rong)有5nH分布(bu)電(dian)(dian)(dian)(dian)感，它的(de)(de)(de)(de)(de)并行共振頻率大約在7MHz左右，也就是(shi)(shi)說對(dui)于(yu)10MHz以(yi)下的(de)(de)(de)(de)(de)噪(zao)聲(sheng)有較好的(de)(de)(de)(de)(de)去(qu)耦(ou)作(zuo)用，對(dui)40MHz以(yi)上(shang)的(de)(de)(de)(de)(de)噪(zao)聲(sheng)幾乎不起作(zuo)用。

1uf，10uf電(dian)容，并(bing)行共振頻(pin)率在20MHz以(yi)上，去除高頻(pin)率噪聲的(de)效果要(yao)好一些。在電(dian)源(yuan)進入印刷板的(de)地方和一個1uf或(huo)10uf的(de)去高頻(pin)電(dian)容往往是(shi)有利的(de)，即使是(shi)用電(dian)池供電(dian)的(de)系統也需要(yao)這種電(dian)容。

每10片(pian)左右的(de)集成電(dian)(dian)路要(yao)加一片(pian)充放電(dian)(dian)電(dian)(dian)容，或稱為蓄放電(dian)(dian)容，電(dian)(dian)容大小可(ke)選10uf。最好(hao)不(bu)用(yong)電(dian)(dian)解電(dian)(dian)容，電(dian)(dian)解電(dian)(dian)容是兩層溥膜卷起來(lai)的(de)，這種卷起來(lai)的(de)結構在(zai)高(gao)頻時表(biao)現為電(dian)(dian)感，最好(hao)使用(yong)膽(dan)電(dian)(dian)容或聚(ju)碳(tan)酸醞(yun)電(dian)(dian)容。

去耦(ou)電容值的選取(qu)并不嚴格(ge)，可按C=1/f計(ji)算；即10MHz取(qu)0.1uf，對微控制器構成(cheng)的系統，取(qu)0.1~0.01uf之間(jian)都可以。

電子產品設計降低噪聲與電磁干擾的措施

• 能用低速芯片就不用高速的，高速芯片用在關鍵地方。
• 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
• 盡量為繼電器等提供某種形式的阻尼。
• 使用滿足系統要求的最低頻率時鐘。
• 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
• 用地線將時鐘區圈起來，時鐘線盡量短。
• I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
• MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
• 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 (10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。
• 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
• 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
• 時鐘、總線、片選信號要遠離I/O線和接插件。
• 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
• 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。
• 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。
• 元件引腳盡量短，去耦電容引腳盡量短。
• 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。
• 對噪聲敏感的線不要與大電流，高速開關線平行。
• 石英晶體下面以及對噪聲敏感的器件下面不要走線。
• 弱信號電路，低頻電路周圍不要形成電流環路。
• 任何信號都不要形成環路，如不可避免，讓環路區盡量小。
• 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
• 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。