PCBA成品中(zhong)(zhong)最(zui)核心的部分(fen)便是(shi)線(xian)(xian)路(lu)板，而PCB線(xian)(xian)路(lu)板最(zui)基礎的便是(shi)線(xian)(xian)路(lu)，PCBA克隆(long)加(jia)工(gong)及(ji)PCBA開發(fa)加(jia)工(gong)中(zhong)(zhong)對于PCB線(xian)(xian)路(lu)板布線(xian)(xian)的了解是(shi)必不可少的。

PCB布線應遵循的基本規則

一、控制走線方向

輸入和輸出端的導線(xian)(xian)(xian)(xian)(xian)應盡量(liang)避免(mian)相(xiang)鄰(lin)平(ping)行。在(zai) PCB 布(bu)線(xian)(xian)(xian)(xian)(xian)時(shi)，相(xiang)鄰(lin)層的走線(xian)(xian)(xian)(xian)(xian)方(fang)向(xiang)成(cheng)正交結構(gou)(gou)，避免(mian)將不(bu)同的信號線(xian)(xian)(xian)(xian)(xian)在(zai)相(xiang)鄰(lin)層走成(cheng)同一方(fang)向(xiang)，以減(jian)少不(bu)必要的層間竄擾。信號串擾對PCBA加(jia)工成(cheng)品的功能影響較大(da)。當 PCB 布(bu)線(xian)(xian)(xian)(xian)(xian)受到(dao)結構(gou)(gou)限制（如某些背板）難以避免(mian)出現平(ping)行布(bu)線(xian)(xian)(xian)(xian)(xian)時(shi)，特(te)別是在(zai)信號速率較高(gao)時(shi)，應考慮用(yong)地平(ping)面隔(ge)離各(ge)布(bu)線(xian)(xian)(xian)(xian)(xian)層，用(yong)地線(xian)(xian)(xian)(xian)(xian)隔(ge)離各(ge)信號線(xian)(xian)(xian)(xian)(xian)。相(xiang)鄰(lin)層的走線(xian)(xian)(xian)(xian)(xian)方(fang)向(xiang)示意(yi)圖如下圖。

二、檢查走線的開環和閉環

在PCB布線(xian)時，為了避免布線(xian)產生的(de)“天線(xian)效應(ying)”，減少不(bu)必(bi)要的(de)干擾輻射和接收，一(yi)般不(bu)允許(xu)出(chu)現一(yi)端浮空的(de)布線(xian)形式，否(fou)則可能給PCBA加工帶來不(bu)可預知的(de)結果。 

要防止信(xin)號線在(zai)不同(tong)層(ceng)間(jian)形成自(zi)環(huan)。在(zai)多層(ceng)板設(she)計中(zhong)容易發生此類問題，而(er)自(zi)環(huan)將引起輻(fu)射干擾。

三、控制走線的長度

1. 使走線長度盡可能的短

在(zai) PCB 布線(xian)時，應該使走線(xian)長度盡(jin)可能的短，以減少由走線(xian)長度帶來(lai)的干擾問題

2. 調整走線長度

PCBA加工對時(shi)序有嚴格(ge)的(de)要(yao)求，為了(le)滿(man)足(zu)信(xin)號(hao)時(shi)序的(de)要(yao)求，對PCB上的(de)信(xin)號(hao)走線(xian)長度進行調整(zheng)已(yi)經成為PCB設計工作(zuo)的(de)一部分。

走線長(chang)度的(de)調整(zheng)包括以下兩(liang)個方面的(de)要求。

 

• a. 要求走線長度保持一致，保證信號同步到達若干個接收器。有時在PCB上的一組信號線之間存在著相關性，如總線，就需要對其長度進行校正，因為需要信號在接收端同步。調整方法就是找出其中最長的那根走線，然后將其他走線調整到等長。
• b. 控制兩個器件之間的走線延遲為某一個特定值，如控制器件A、B之間的導線延遲為1ns，而這樣的要求往往由電路設計者提出，但由PCB工程師去實現。需要注意的是，在PCB上的信號傳播速度是與PCB的材料、走線的結構、走線的寬度、過孔等因素相關的。通過信號傳播速度，可以計算出所要求的走線延遲對應的走線長度。

 

走線(xian)長度的(de)調整常采(cai)用的(de)是蛇形線(xian)的(de)方式。

四、控制走線分支的長度

在PCB布線時，盡量控制走線分支的長度，使分支的長度盡量短，另外一般要求走線延時t_delay≤t_rise/20，其中t_rise是(shi)數字信號的(de)上升時間。走線分支長度控制示(shi)意圖(tu)

五、拐角設計

在(zai)PCB布線(xian)(xian)時,走(zou)(zou)線(xian)(xian)拐(guai)(guai)(guai)彎是(shi)不(bu)(bu)可(ke)(ke)避免的(de)(de),當走(zou)(zou)線(xian)(xian)出現直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)時,在(zai)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)處會(hui)產生(sheng)(sheng)額外的(de)(de)寄生(sheng)(sheng)電(dian)容(rong)和(he)寄生(sheng)(sheng)電(dian)感?走(zou)(zou)線(xian)(xian)拐(guai)(guai)(guai)彎的(de)(de)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)應避免設(she)計成銳(rui)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)和(he)直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)形式,以免產生(sheng)(sheng)不(bu)(bu)必要的(de)(de)輻射(she),影響PCBA加工(gong)成品性能(neng)。同時銳(rui)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)和(he)直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)形式的(de)(de)工(gong)藝性能(neng)也不(bu)(bu)好?要求(qiu)所有線(xian)(xian)與線(xian)(xian)的(de)(de)夾角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)應大于(yu)(yu)等于(yu)(yu)135°?在(zai)走(zou)(zou)線(xian)(xian)確實需要直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)的(de)(de)情況下,可(ke)(ke)以采(cai)取兩種改進方法:一種是(shi)將90°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)變成兩個45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao);另一種是(shi)采(cai)用(yong)圓角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)?圓角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)方式是(shi)最好的(de)(de),45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)可(ke)(ke)以用(yong)到10GHz頻率上?對(dui)于(yu)(yu)45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)走(zou)(zou)線(xian)(xian),拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)(jiao)長度最好滿(man)足L≥3W?

 

六、差分對走線

為(wei)了避免不理想返回路徑的(de)(de)影(ying)響，可以采(cai)用差分(fen)對走(zou)線。為(wei)了獲(huo)得(de)較好(hao)的(de)(de)信號完整性，可以選用差分(fen)對走(zou)線來(lai)實現(xian)高(gao)速(su)信號傳(chuan)(chuan)輸(shu)。前(qian)面介紹的(de)(de)LVDS電(dian)平的(de)(de)傳(chuan)(chuan)輸(shu)采(cai)用的(de)(de)就是(shi)差分(fen)傳(chuan)(chuan)輸(shu)線的(de)(de)方(fang)式。

1. 差分信號傳輸優點:

• a. 輸出驅動總的di/dt會大幅降低，從而減小了軌道塌陷和潛在的電磁干擾。
• b. 與單端放大器相比，接收器中的差分放大器有更高的增益。
• c. 差分信號在一對緊耦合差分對中傳輸時，在返回路徑中對付串擾和突變的魯棒性更好。
• d. 因為每個信號都有自己的返回路徑，所以差分信號通過接插件或封裝時，不易受到開關噪聲的干擾。

2. 差分信號的缺點:

• a. 如果不對差分信號進行恰當的平衡或濾波，或者存在任何共模信號，就可能會產生EMI問題。
• b. 與單端信號相比，傳輸差分信號需要雙倍的信號線。

PCB上的差分對走線如下圖

3. 設計差分對走線時，要遵循以下原則。

• a. 保持差分對的兩信號走線之間的距離S在整個走線上為常數。
• b. 確保D＞2S，以最小化兩個差分對信號之間的串擾。
• c. 使差分對的兩信號走線之間的距離S滿足S=3H，以便使元件的反射阻抗最小化。
• d. 將兩差分信號線的長度保持相等，以消除信號的相位差。
• e. 避免在差分對上使用多個過孔，因為過孔會產生阻抗不匹配和電感。

七、控制PCB導線的阻抗和走線終端匹配

在(zai)(zai)高速數字電路(lu)(lu)PCBA加(jia)工和(he)射頻電路(lu)(lu)PCBA加(jia)工中(zhong)，對PCB導線(xian)的阻抗(kang)是有要(yao)求的，需要(yao)控制(zhi)PCB導線(xian)的阻抗(kang)。在(zai)(zai)PCB布線(xian)時，同一(yi)網絡(luo)的線(xian)寬(kuan)(kuan)應保(bao)持(chi)一(yi)致。由于線(xian)寬(kuan)(kuan)的變化(hua)會造成線(xian)路(lu)(lu)特性阻抗(kang)的不均(jun)勻，對高速數字電路(lu)(lu)傳輸的信號會產生反射，故在(zai)(zai)設計中(zhong)應該盡(jin)量(liang)(liang)避(bi)免出現(xian)這種情(qing)況。在(zai)(zai)某(mou)些(xie)條(tiao)件下(xia)，如接插(cha)件引出線(xian)、BGA封裝(zhuang)的引出線(xian)等類似的結構時，如果(guo)無法避(bi)免線(xian)寬(kuan)(kuan)的變化(hua)，應該盡(jin)量(liang)(liang)控制(zhi)和(he)減少中(zhong)間不一(yi)致部分的有效長度。

在高速數(shu)字電路中，當PCB布(bu)線(xian)的(de)(de)延遲時(shi)(shi)間大于信號上升時(shi)(shi)間（或下降時(shi)(shi)間）的(de)(de)1/4時(shi)(shi)，該布(bu)線(xian)即(ji)可以(yi)看(kan)成傳輸(shu)線(xian)。為了保(bao)證(zheng)信號的(de)(de)輸(shu)入和(he)輸(shu)出(chu)阻抗(kang)與(yu)傳輸(shu)線(xian)的(de)(de)阻抗(kang)正確(que)匹配，可以(yi)采(cai)用(yong)多種形式(shi)的(de)(de)終端匹配方(fang)(fang)法，所選(xuan)擇的(de)(de)匹配方(fang)(fang)法與(yu)網絡的(de)(de)連接方(fang)(fang)式(shi)和(he)布(bu)線(xian)的(de)(de)拓(tuo)撲結(jie)構有關。

八、設計接地保護走線

在(zai)模擬電(dian)路的PCB設計中，保護走(zou)線(xian)被廣泛地(di)使用，例(li)如(ru)，在(zai)一(yi)個沒有完(wan)整的地(di)平面的兩層板(ban)中，如(ru)果在(zai)一(yi)個敏感的音(yin)頻(pin)輸入電(dian)路的走(zou)線(xian)兩邊并行走(zou)一(yi)對接地(di)的走(zou)線(xian)，串(chuan)擾可以減少(shao)一(yi)個數(shu)量級。

在數字電路中，可以采用一個(ge)完整(zheng)的接(jie)(jie)地(di)平面取(qu)代(dai)接(jie)(jie)地(di)保(bao)護走(zou)(zou)線，接(jie)(jie)地(di)保(bao)護走(zou)(zou)線在很(hen)多地(di)方比完整(zheng)的接(jie)(jie)地(di)平面更有優勢。

根據經驗，在兩(liang)條微(wei)帶(dai)線(xian)之間插入兩(liang)端(duan)接地的(de)第三條線(xian)，兩(liang)條微(wei)帶(dai)之間的(de)耦合則會減(jian)半。如果第三條線(xian)通過(guo)很多通孔連接到接地平(ping)面(mian)，則它們的(de)耦合將進一(yi)步減(jian)小。如果有不(bu)(bu)止一(yi)個地平(ping)面(mian)層，則要(yao)在每條保護走線(xian)的(de)兩(liang)端(duan)接地，而不(bu)(bu)要(yao)在中間接地。

注意(yi)：在(zai)數字電路中，如果兩條(tiao)走(zou)線(xian)(xian)之(zhi)間(jian)的距離（間(jian)距）足(zu)夠(gou)并允(yun)許引入一條(tiao)保護走(zou)線(xian)(xian)，那么兩條(tiao)走(zou)線(xian)(xian)相(xiang)互之(zhi)間(jian)的耦合通常已(yi)經很低了，也就沒(mei)有必要設置一條(tiao)接地保護走(zou)線(xian)(xian)了。

九、防止走線諧振

在PCB布(bu)線時，布(bu)線長度不得與其波長成整數倍關系，以免產生(sheng)諧振現象。

十、布線的一些工藝要求

1．布線范圍

布線(xian)范圍尺(chi)寸要求如表，包(bao)括內外層(ceng)線(xian)路(lu)及銅箔到板(ban)邊、非金屬化孔(kong)壁的(de)尺(chi)寸。

板外形要素			內層線路及銅箔	外層線路及銅箔
距邊最小尺寸	一般邊		≥0.5（20）	≥0.5（20）
	導槽邊		≥1（40）	導軌深+2
	拼板分離邊	V槽中心	≥1（40）	≥1（40）
		郵票孔邊	≥0.5（20）	≥0.5（20）
距非金屬化孔壁 最(zui)小(xiao)尺寸	一般孔		0.5（20）（隔離圈）	0.3（12）封孔圈
	單板起拔扳手軸孔		2（80）	扳手活動區不能布線

2． 布線的線寬和線距

在PCBA組(zu)裝(zhuang)加工密度許可的(de)情況(kuang)下，應盡(jin)量選用(yong)較低密度布線(xian)設計(ji)，以提高(gao)無缺陷和可靠性的(de)制(zhi)造能(neng)力(li)。目(mu)前(qian)一般廠家加工能(neng)力(li)為：最小(xiao)線(xian)寬為0.127mm（5mil），最小(xiao)線(xian)距為0.127mm（5mil）。常用(yong)的(de)布線(xian)密度設計(ji)參考如(ru)表。

名稱	12/10	8/8	6/6	5/5
線寬	0.3（12）	0.2（8）	0.15（6）	0.127（5）
線距	0.25（10）
線焊盤距
焊盤間距

3． 導線與片式元器件焊盤的連接

連接(jie)導線與片(pian)式(shi)元器(qi)件時，原(yuan)則上(shang)可以在任意點(dian)連接(jie)。但(dan)對采(cai)用再流(liu)焊進行焊接(jie)的片(pian)式(shi)元器(qi)件，最好按以下(xia)原(yuan)則設計。

a. 對于采用兩個(ge)焊盤(pan)(pan)安(an)裝的(de)元器件，如電阻、電容，與其(qi)焊盤(pan)(pan)連(lian)接的(de)印制導線(xian)最好從焊盤(pan)(pan)中心位置對稱(cheng)引出(chu)，且與焊盤(pan)(pan)連(lian)接的(de)印制導線(xian)必須具有一樣寬度。對線(xian)寬小于0.3mm（12mil）的(de)引出(chu)線(xian)可以(yi)不考慮此條規定。

b. 與(yu)較寬印制(zhi)線連(lian)接的焊盤，中(zhong)間最好通(tong)過(guo)一(yi)(yi)段窄的印制(zhi)導線過(guo)渡，這一(yi)(yi)段窄的印制(zhi)導線通(tong)常被稱為“隔熱路徑”，否則，對于2125（英制(zhi)即0805）及其以(yi)下片(pian)式(shi)類SMD，焊接時極(ji)易出現“立片(pian)”缺(que)陷。具(ju)體要求如圖。

4. 導線與SOIC,PLCC,QFP,SOT等器件的焊盤連接

連接(jie)線路與SOIC,PLCC,QFP,SOT等器件的(de)焊(han)盤(pan)時，一般建議將導線從焊(han)盤(pan)兩端(duan)引出，如圖。

5. 線寬與電流的關系

當信(xin)號平均(jun)電(dian)(dian)流(liu)比較(jiao)大(da)時(shi)，需要考慮線寬(kuan)與電(dian)(dian)流(liu)的(de)(de)關系，具(ju)體參數(shu)可(ke)以(yi)參考下表(biao)。在(zai)PCB設計(ji)加工中常(chang)用oz（盎司(si)）作為(wei)銅(tong)箔的(de)(de)厚度單(dan)位。1oz銅(tong)厚定義(yi)為(wei)一(yi)平方英寸面積內銅(tong)箔的(de)(de)重量為(wei)一(yi)盎，對(dui)應的(de)(de)物(wu)理(li)厚度為(wei)35μm。當銅(tong)箔作為(wei)導線并通過較(jiao)大(da)電(dian)(dian)流(liu)時(shi)，銅(tong)箔寬(kuan)度與載流(liu)量的(de)(de)關系應參考表(biao)中的(de)(de)數(shu)據降額50%去(qu)使用。

PCB布線時應考慮的因素

一、焊盤大小

焊(han)盤(pan)中(zhong)心(xin)孔要比(bi)元件引線直徑(jing)(jing)稍大一些。焊(han)盤(pan)太大易形(xing)成虛焊(han)。焊(han)盤(pan)外(wai)徑(jing)(jing)D一般不小(xiao)于（d+1.2mm），其(qi)中(zhong)d為引線孔徑(jing)(jing)。對高密度的數(shu)字電路(lu)，焊(han)盤(pan)最小(xiao)直徑(jing)(jing)可取（d+1.0mm）。

二、印刷電路板電路的抗干擾措施

1. 電源線設計

盡量加粗電(dian)源線寬(kuan)度，減少環路(lu)電(dian)阻。同(tong)時，使電(dian)源線、地線的走向和數據傳(chuan)遞的方向一(yi)致，這(zhe)樣有助于增(zeng)強抗(kang)噪(zao)聲能力。

2. 地(di)線設(she)計

數字(zi)地(di)與模擬地(di)分開(kai)。低(di)頻(pin)電路的地(di)應盡量(liang)采(cai)用(yong)單(dan)點并聯(lian)(lian)接地(di)，實際布線有困難(nan)時可部分串聯(lian)(lian)后再并聯(lian)(lian)接地(di)。高頻(pin)電路宜采(cai)用(yong)多點串聯(lian)(lian)接地(di)，地(di)線應短而粗(cu)，高頻(pin)元件(jian)周(zhou)圍(wei)盡量(liang)用(yong)柵(zha)格(ge)狀的大面積(ji)銅箔。

接地(di)線(xian)應(ying)盡量加粗。若接地(di)線(xian)用很細的線(xian)條，則(ze)接地(di)電(dian)位隨電(dian)流的變化(hua)而變化(hua)，使抗(kang)噪(zao)聲性能降(jiang)低(di)。因(yin)此應(ying)將接地(di)線(xian)加粗，使它能通(tong)過三倍于(yu)印制板上的允許電(dian)流。如(ru)有可能，接地(di)線(xian)應(ying)在2～3mm以上。

只由數字電路(lu)(lu)組成的印制板，其接地電路(lu)(lu)構成閉(bi)環能提高抗(kang)噪(zao)聲能力。

三、去耦電容配置

1. 電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。
2. 原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。
3. 對于抗噪能力弱、關斷時電源變化大的元件，如RAM、ROM存儲元件，應在芯片的電源線和地線之間接入去耦電容。
4. 電容引線不能太長，尤其是高頻旁路電容不能有引線。
5. 在印制板中如有接觸器、繼電器、按鈕等元件，操作它們時會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。
6. CMOS的輸入阻抗很高，且易受感應，因此在使用時對不使用的端口要接地或接正電源。

四、各元件之間的接線

1. 印刷電路中不允許有交叉電路，對于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決。
2. 同一級電路的接地點應盡量靠近，并且本級電路的電源濾波電容也應接在該級接地點上。
3. 總地線必須嚴格按“高頻—中頻—低頻”逐級按“弱電到強電”的順序排列原則，不可隨便翻來覆去亂接。
4. 在使用IC座的場合下，一定要特別注意IC座上定位槽放置的方位是否正確，并注意各個IC腳位置是否正確。

文章摘自：http://www.pcbhf.com/pcbchaoban/pcbsheji/274.html